

144 E 587

(54) FORMATION OF CONTACT ELECTRODE

(11) 62-213120 (A) (43) 19.9.1987 (19) JP


(21) Appl. No. 61-55436 (22) 13.3.1986

(71) FUJITSU LTD (72) YASUO ARIMA(1)

(51) Int. Cl⁴. H01L21/28,H01L21/88

PURPOSE: To enable forming a good connection contact electrode in a minute contact hole by coating, a conductive film on the surface of a semiconductor substrate after the contact hole is opened in an insulating material layer and a high melting point metal or its silicide is coated on the wall of the hole.

CONSTITUTION: An SiO₂ layer 2 approx. 1 μ m thick is deposited by CVD on the surface of an Si substrate 1 and a contact hole 5 is opened at the position where an contact electrode is to be formed. Then, a silicide layer 4 is deposited by CVD or PVD, the surface of the Si substrate in this state is RIE-treated in the atmosphere of a chloride series gas and the silicide 4 is left on the side wall of the hole. Then, an AI layer 3 approx. 1 μ m thick of a wiring layer is formed by sputtering. This forms the good contact electrode only by slightly increasing the number of processes and a problem such as a disconnection or the increase of a contact resistance can be solved.





19日本国特許庁(JP)

⑩特許出顧公開

@公開特許公報(A)

昭62-213120

@Int_Cl.4 H 81 L

識別記号

庁内整理番号 N - 7638 - 5F

@公開 昭和62年(1987)9月19日

6708-5F

寒杏請求 未請求 発明の数 1 (全4頁)

9発明の名称

コンタクト電極形成法

创特 頭 昭61-55436 田田 頤 昭61(1986)3月13日

经条 仓桑 蚜 者

光 涪

川崎市中原区上小田中1015番地 富土通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区 F小田中1015番地

富士通株式会社 2 包出

型 外亞 弁理士 井桁 貞一

1. 発明の名称

コンタクト電極形成法

2. 特許請求の範囲

半導体基板(0)を被覆する路線材料層のにコンタ クトホール四を穿孔し、

塩コンタクトホール印の側型に高鉛点金属或い はそのシリサイド(4)を被容した後、

· 假起半氧体基板要量に建筑体皮膜切を被若形成 することを特徴とするコンタクトな揺形成法。

3. 免事の詳細な単明。

コンタクトホール間口後、孔型に高融点金属線 いはそのシリサイド(以下、シリサイドで代表)を 技者し、例えばA8である配線がそ級君する。孔 庭付近でALの被覆性が十分でない点はシリティ ド層が存在することで捕われる。形成されたコン タクトは様は第1回の如る形状で、1はSi茄板、 2はSiO:、3はAI層、4はシリサイドである。

【産業上の利用分野】

本発明は半導体抵積回路等のコンタクト電極の 形成に関わり、特に、数据なコンタクトホールに 接続の点紙なコンタクト電極を形成する方法に関 na.

近年、生積密路整置の高気積化、パターンの設 細化が進み、コンタクトホールも微小なものにな ったため、コンタクトな種の形成に狙弾が生じて いる。戸ち、コンタクトの形成や配線パターン形 皮に通常利用されるAL-SI合金やAL単体の スパッタリング層は独居性が劣るので、コンタク トホールの口径が小になるとホール内部で堆積滑 が不速貌になったり、極端な場合にはホール内に 堆積しないといった不認合が起こっている。

これに対処すべく、温電体材料でコンタクトル ールを充環したのち配雑器を被消形成する、鋭い はコンタクトホールの形状を調斗型にして被損性 を改善する等、扱っな改善策が繰じられているが、 いづれも工程数の増加を伴い、製造コスト上昇 一因となっている。

従って工程数増加の無い、或いは低かな増加の、 数小コンタクト電極の形成法が開発されれば、集 権団路の製造に関するところ大である。

【健康の技術】 .

コンタクトホール内部の被理性に対し特別な配 域がなされない場合、コンタクト電極は第3回の 如き形状に形成される。

即ち、SI基板Iを地域付であるSIOs 場 2 が 被関し、コンタクト電極を形成すべき位置にコン タクトホールが関口され、AI皮数3がスペッタ リングによって被着形成されている。

このようなコンタクトは低では、A L 取の被損 性が思いことから、図の矢印の頭所のA L 繋が薄 くなり、価端な場合には孔底のA L と SiO I III 上のA L とが不連続になって、電極が形成されな いことが起こる。更に、口径が小であると底面に A L が単稿せず、コンタクトがとれないこともあ

いものにするための処理を伴えば、更に大幅な増加となる。また、コンタクトホールのサイズも大きくなる。

(発明が解決しようとする問題点)

本発明の目的はコンタクト電極体と配達場を A l のパッタリングで形成する場合にも、新継の おそれがなく、且つ工程致増加の僅かなコンタク ト電極の形成方法を提供することである。

(開題点を解決するための手段)

上記の目的は特許請求の範囲の項に記された本 発明の方法によって達成されるが、後出の第2回 及び実施例に従って発明を繋約すると、31 当板 1 上の SiO : 層 2 にコンタクトホール 5 を穿孔し、 孔型に高融点金属のシリサイド 4 を選択的に被力 して A 4 限 3 をスパッタリングで地位するもので ある。 **å**.

また、AIを直接SIにコンタクトさせると SIの吸い上げが起こるので、これを防止するためAIに代えてAIーSI合金を使用することも 行われているが、この変更では被理性が改善されることはない。反対に合金中の過剰SIがコンタクト部分で折出し、これがAIを含むり型であるため、コンタクト返流の増加をもたらす。この現象はSIの関格成品と呼ばれている。

コンタクトホールを選集体で充電する技術には、 例えばタングステンの選択成長を利用するものが あり、これはホール底部にSI国が常出している ことを利用して、その上に優先的にタングステン を地積するもので、新級防止には有効であるが、 工程数の増加を伴うばかりでなく、処理時間が長いことも報点である。

コンタクトホールを調斗型に形成するには等方性エッチングと異方性エッチングを組み合わせて 処理することが必要であり、当然のことながら工程数が増加する。ホールの製面形状をより好まし

(作用)

コンタクトホール例型の高融点会属級いはそのシリサイドは底面に接して存在するため、ホール内に堆積する A I 層に深い部分が生じても、更には最悪の場合不連続部が出来しても、この高融点会域扱いはそのシリサイド層の厚みだけの異な体は存在することになり、またら i とのコンタクトもシリサイド層によるものが確保されている。

(実施別)

第1団は本発明によって形成されたコンタクト 電腦の形状を示す模式斯園図であり、第2団(a) ー (d) は本発明の工程を示す模式斯園図である。第1 図のコンタクト電腦の特徴は製造工程の契明によって明らかになるので、以下、第2回を参照しながら本発明を説明する。

(a)図では、SI 落板 1 の表面に C V D 佐によって的 1 μ m の厚きの Si O 。層 2 が単様されており、コンタクトな福形成位置にコンタクトホール Sが開けられている。

3月期862-213120 (3)

次いで同回に示すように、CYD透視いはPV D法によってシリサイド間(を増積する。このシリサイドはMo、WSの再動点金属のシリサイドであるが、「西鼓点金属の単体成いは合金であってもよい。CYD近による場合は、減圧CVDのように被理性の良い方法によるのが望ましい。

この状態のSI基版図に塩素系ガス雰囲気でRIES機能を施し、何図に示すようにホールの例望にシリサイド4が残された状態とする。RIEは異方性で、基版に重直な方向にのみエッチングが進行するので、重直方向の浮さが大である部分が残され、図のような形になる。

この R I B 工程は、 素子の形成に不認合な部分のシリサイドを基板表面から除去するために行うので、 礼型以外の部分、例えば礼座、 にシリサイドが残留していても差し支えない。 また、 R I B 処理によってシリサイドの裏の部分が丸められるが、これは次の工程で A I の被理性を改善するのに役立つ。

以上の工程を終えた後、配議局である厚さ約1

ホール充壌塩やコンタクトホール整形法に比べて 僅かである。

(発明の効果)

以上説明したように、本発明によれば、工程数を埋かに増加するだけで良好なコンタクト電極が 形成され、新練やコンタクト低抗の増大といった 問題は解決される。

4. 図面の簡単な説明

第1回は本発明によって制成されたコンタクト 電極の形状を示す模式断面図、

第2図(4)~(4)は本発明の工程を示す技式研密図、 第3図は従来技術によって形成されたコンタク ・電腦の形状を示す技式新函図である。

図において、

142512587.

212510.

3 Rt A # 75 .

1はシリサイド.

µmのA ℓ 買 3 をスパッタリングにより形成する。 このは料はA ℓ - S ℓ 合金であっても良い。この 状態が傾回に示されており、は固は悪 ℓ 図と円内 なである。

AIのスパッタリングによってコンタクト電板 を形成する際に腐理となる被理性の思さは、本免 明ではシリサイド間の存在によって揺われている。 即ち、第3週で指摘されたAIの確化は本免明で も四様に発生するが、AI層に並列にシリサイド 層が存在するので、仮令この部分でAI層が不退 域になっても電気的複雑は残り、無機回路を不及 品とすることはない。さらに31 番板とのコンタ クトでは、シリサイドによるオーミックコンタク トが形成されているので、コンタクトがとれない という年度は生じない。

SIの固相成長についても、AIを使用する場合は問題ないが、AI - Si合金を使用する場合にも、シリサイドが存在するためSiの折出は起こり強くなっている。

本発明の方法では、工程数の増加はコンタクト

5はコンタクトホールである。

代理人 弁理士 并桁段-





90

持開昭62-213120 (4)

(a)	き コンタクトホール
	25:02
	/////////////////////////////////////

153	4 ३५५/١٤ مر
(0)	THE PROPERTY OF THE PARTY OF TH
	1111/18/11/2
	}}}}}<i>}}***</i>
	1//////////////////////////////////////






本発明の工程を示す模式側面図 第 2 図

4 シリサイド 4 3AL層 -25LO₂ -1SL基板

本発明によって形成これにコンタクト 電極の形状を示す模式断面図 第 1 図



従来技術による形成されコンタクト 電極の形状を示す模式断面図

第 3 図